专利商城

一种面向FFT处理器的CSD编码乘法器优化结构属于编码乘法器优化技术领域，尤其涉及一种面向FFT处理器的CSD编码乘法器优化结构。本发明提供一种面向FFT处理器的CSD编码乘法器优化结构。本发明包括第一条控制逻辑线和第二条控制逻辑线,其特征在于第一条控制逻辑线控制选择输入数据是否进行乘1或乘的计算,第二条控制逻辑线控制是否进行乘1或乘‘‑j’的计算；利用卡诺图完成控制逻辑的求解；通过第一条控制逻辑线和第二条控制逻辑线对CSD编码乘法器进行控制，在正确的时钟完成复数乘法操作。

1.一种面向FFT处理器的CSD编码乘法器优化结构，包括第一条控制逻辑线和第二条控制逻辑线,其特征在于第一条控制逻辑线控制选择输入数据是否进行乘1或乘w81的计算,第二条控制逻辑线控制是否进行乘1或乘‘-j’的计算；利用卡诺图完成控制逻辑的求解；通过第一条控制逻辑线和第二条控制逻辑线对CSD编码乘法器进行控制，在正确的时钟完成复数乘法操作。